

ペタスケールコンピューティングに向けた富士通の取り組み

井上 愛一郎

富士通株式会社 常務理事 次世代テクニカルコンピューティング開発本部

[アブストラクト]

富士通は 5 月に HPC 向け CPU を発表した。この CPU は、これまでサーバ向け CPU として開発してきた SPARC64(TM)シリーズの特長を受け継ぎつつ、ペタスケールコンピューティング向けに開発したものである。この高性能、低消費電力 CPU である、SPARC64(TM) VIIIfx のペタスケールコンピューティング向けに新たに搭載した機能等を紹介する。また、CPU の機能を活かしたソフトウェア技術であるハイブリッド並列について紹介する。さらに、PC クラスタを含めた富士通の今後のペタスケールコンピューティングへの取り組みについて報告する。

[キーワード]

高信頼性、高性能、低消費電力、SPARCアーキテクチャ、ハイブリッド並列

[講演要旨]

1. はじめに

富士通は文部科学省が推進する「最先端・高性能汎用スーパーコンピュータの開発利用」プロジェクトを理研と共同で開発を進めているが、富士通が次期スパコン用に開発してきた SPARC64™VIIIfx がそのシステムの CPU として使われることが発表された。本講演ではこの CPU の技術的ポイントについて詳説する。

2. SPARC64™VIIIfx について

次期スパコンは大規模な並列システムとなるので、その核となる CPU については高性能、低消費電力、高信頼性であることが求められる。

SPARC64VIIIfx は高性能を達成するために、HPC-ACE と呼ぶ独自の命令セット拡張を行った。主な拡張は、レジスタ数の増加、SIMD 演算器の導入、ソフトウェア制御キャッシュである。レジスタの増加は整数レジスタを倍に、浮動小数点レジスタを 4 倍にするという大幅な増加である。このレジスタ増により、無駄なレジスタ退避が減り、大規模なループアンローリングが可能となる。レジスタを増やすことは命令に埋め込まれるレジスタ指定フィールドのビット数が増加することを意味するが、SPARC64VIIIfx では前置命令を定義し、1 つの前置命令で続く 2 つの命令のレジスタフィールドを拡張できるようにした。これにより、レジスタ数を増やせるだけでなく、次に述べる SIMD 機能のために新たなオペランドを定義する必要もなくなった。

SPARC64VIIIfx はこれまでの SPARC64 シリーズに比べて非常に少ない消費電力で動作するように設計されている。また、これまでメインフレームで培われた RAS 機能を備えており、大規模並列演算が正しく実行されることを保証している。

3. おわりに

富士通は SPARC64 シリーズを使ったハイエンドテクニカルサーバだけでなく、PC クラスタの開発も継続する。今後もスパコンは大規模並列システムで実現されると考えており、省電力、高性能ノード、高速インターコネクト、運用性が重要な課題と認識している。

以上