[ 目次 ]  [ 1ページ目 ]  [ 前ページ ]  [ 次ページ ]  [ Q&A ] 科学技術計算分科会「次世代HPCを支える基盤技術」 SPARC64 V/VIの高性能、高信頼技術 (9/9) 8．謝辞 過去の開発の歴史を調べるうち、大先輩である三輪 修氏のホームページにたどり着いた。三輪氏からは応援のメッセージまで頂き、多くの情報をまとめておいて下さったこととあわせて感謝いたします。 論文の執筆にあたり、助言や文章の手直しを行ってくれた富士通の坂本 真理子氏に感謝します。 最後に、今もプロセサの開発に全力を傾けて頑張っているエンジニアたちに感謝します。 9．おわりに 我々は、UNIXサーバの CPU：SPARC64 V を、メインフレームの CPUをベースに開発した。そして、メインフレームから継承してきた技術によって達成したデータインテグリティや高い信頼性は、オープンサーバ製品の中で、差別化要素の源泉となっている。集積度が低い時代に、1チップに CPUを入れるという回路量の強い制約を受けていたマイクロプロセサにとって、半導体集積度の急速な伸びは大きな恩恵であり、高性能を実現するための技術を取り入れ、メインフレームとの差を見えにくくした。一方で、高度な微細化や高い集積度は、ソフトエラーの確率を高めており、社会の重要なインフラを担うシステムの信頼性技術の重要性が、あらためて注目されてきている。この技術は同じように基幹業務システムの重責を担ってきたメインフレームで培われたものであり、演算器のエラー検出と命令リトライを実装しているのは、SPARC64 V/VI と、富士通のメインフレーム、IBMのメインフレーム（Zシリーズ）だけである。 今はまさにコンピュータは、CMOS半導体の微細化によってもたらされた恵まれた状態から一転し、危機に直面していると言って良いだろう。だから近々の課題ばかりを追いかけていても、将来へ繋がる方向は見えない。また、急進的な方向付けは却って必然性を阻害する。なぜなら、ブレークスルーは製品としての進化の速さを外から見て結果論を言っているに過ぎず、その技術は、人間の経験と努力という時間を積み重ねで生み出されるからである。 これまでにもそうであったように、長い時間をかけて経験と反省を繰り返しながら練り上げられてきた技術には、たやすく覆せないものがある。その一方で、薄れてしまった必然性には、新たな技術との結びつきが求められる。将来の方向性について具体的な姿を描くことは容易ではない。しかし、必然性と出会いを求める旅は苦しくとも必ず喜びをもたらしてくれると考えている。 参考文献 [1] 雑誌FUJITSU 1974年　VOL. 25 NO. 7(FACOM230-75特集号) [2] 雑誌FUJITSU 1976年　VOL. 27 NO. 4(FACOM Mシリーズ特集号) [3] 三輪 修（http://homepage2.nifty.com/Miwa/） [4] David L. Weaver, Tom Germond, "The SPARC Architecture Manual Version 9," PTR Prentice Hall, ISBN0-13-099337-5, 1994. [5] 井上 愛一郎 "UNIXサーバ用プロセッサ：SPARC64 V," 雑誌 FUJITSU 2002年　VOL.53 NO.6(サーバ：特集) [6] Mariko Sakamoto, Akira Katsuno, Aiichiro Inoue, Takeo Asakawa, Haruhiko Ueno, Kuniki Morita, and Yasunori Kimura ,"Microarchitecture and Performance Analysis of a SPARC-V9 Microprocessor for Enterprise Server Systems", In Proceedings of HPCA9, pp. 141-152, Feb. 2003. [7] Mariko SAKAMOTO, Akira KATSUNO, Aiichiro INOUE, Takeo ASAKAWA, Kuniki MORITA, Tsuyoshi MOTOKURUMADA, and Yasunori KIMURA, "Design Development of SPARC64 V Microprocessor," In IEICE TRANS. INF. & SYST., VOL.E64-D, NO.10 OCTOBER 2003. [8] Aiichiro Inoue, "Fujitsu's new SPARC64TM V for Mission Critical Servers," Microprocessor Forum, October 15, 2002. [9] Takumi Maruyama, "SPARC TM VI: Fujitsu's Next Generation Processor," Microprocessor Forum, October 14, 2003. [10] Aiichiro Inoue, "SPARC64TM for Mission-Critical Servers," Fall Processor Forum, October 5, 2004. [11] Takumi Maruyama, "SPARC64TM VI/VI+ Next Generation Processor," Fall Microprocessor Forum, October 25, 2005. [12] Aiichiro Inoue, "SPARC64TM VI: A State of the Art Dual-Core Processor," Fall Microprocessor Forum, October 10, 2006. [13] 引地 徹，加藤 哲，大田 秀信，嘉喜村 靖, "64ビットRISCプロセッサ：SPARC64 GP,"雑誌FUJITSU 2000年VOL.51 NO.4. [14] "ブランチヒストリを持つ命令実行処理装置,"特許第3335379号. 1992年9月9日 出願． [15] "情報処理装置,"特許第3469469号. 1998年7月7日出願

[ 目次 ]  [ 1ページ目 ]  [ 前ページ ]  [ 次ページ ]  [ Q&A ]

All Rights Reserved, Copyright©サイエンティフィック・システム研究会 2006