[ 目次 ]
[ 1ページ目 ]
[ 前ページ ]
[ 次ページ ]
[ Q&A ]
科学技術計算分科会「次世代HPCを支える基盤技術」
SPARC64 V/VIの高性能、高信頼技術
(8/9)
- 7．開発手法について
-
私たちのチームは過去から継承し発展させてきた設計手法を持ち、その構成メンバーの一人一人が高いモチベーションを持って自律的に仕事を進めていく点に特徴があり、このことが確実に開発をやり遂げる上で大きな力となっている。
新機種の開発では、方式や仕様について検討している期間には、第三者の目に見える形でのアウトプットはない。しかし、この期間は、設計者の頭の中では構想が形作られる熟成されていく。そして、論理入力の初期は、前機種の回路を用いるか、新規に論理を入力するかのいずれにしても、ゲートレベルで、頭の中で考えたことが回路としてまともなものになるかの感触を確かめる。いくつかの論理ブロックをいじりながら、構想に戻っては考え、ゲートレベルで確認することを繰り返す。ゲートレベルで実装との関連も把握しながら進めるが、場合によっては、捨てるつもりで実際にゲートの配置までやってみる。こうして初期に非常に大きな工数をかけてフィージビリティを確認すると同時に、詳細設計が既に始まっている。泥臭いようだが、設計者が、開発の初期にフィージビリティの感触をつかむことで、設計完了間際の破綻が避けられる。
論理設計にかける工数に比べて、実装や検証にかかる工数は遥かに大きい。もちろん実装をやっている間もずっとディレーを改善したり、レーシングを取るために、回路を組み替えたり、パワー調整やバッファ挿入を行っていく。実装は何度も手直しを繰り返しながら追い込んで仕上げていく。
構想の段階で積み上げた資料や、あるいは一般的には有効な Hardware Description Language（HDL）でハイレベルの記述を行ったとしても、そこでできたものは、まだペーパーマシンに過ぎない。実装して使える回路となって、はじめて論理が確定するのであり、論理入力の終了時点では、大概の場合、初めの構想に対し相当な手直しが入っている。それを構想段階の資料や HDLに反映するのは、2度手間 3度手間となり設計効率を著しく損なう。
反対に、ゲートレベルで読みやすくてきれいな図面を作ることを徹底してやる事は、大きな価値があり重要である。回路には文章では表現しきれない細かい情報があり、前機種からコピーするばかりでなく、新たな機能の追加や改善を企てるための最高の情報源となる。論理図面が残っていれば、場合によっては過去に捨て去られたものを現在に甦らせることも可能である。
それぞれの設計者が回路図を見て考え、設計を進めていくことから、自律的な仕事のスタイルが定着する。ルーチンワークやツール化には程遠く、評価尺度をうまく表現できない種類の優劣がある。いきおい設計者は職人気質ともいえるような発言が多い。本人の担当部分と、周囲のこれと関連する部分の担当者とは日常的に密なやりとりが繰り返されるが、議論というよりは阿吽という雰囲気である。
このように、スタセルベースの設計に最大の特徴があるが、SRAMマクロなどのカスタム設計についてもスキルを向上させてきた。特に微細化した半導体で相対的に大きくなるばらつきに対して動作マージンを確保するためには、カスタム設計の高いスキルもなくてはならない。
半導体の微細化が進展する中で、ハイエンド設計では設計量が膨大となり開発のリスクは高まる一方である。この中で私たちの設計手法やこれを支える設計者の高いスキルが、ますます重要になっていると考える。
|