[ 目次 ]
[ 1ページ目 ]
[ 前ページ ]
[ 次ページ ]
[ Q&A ]
科学技術計算分科会「次世代HPCを支える基盤技術」
SPARC64 V/VIの高性能、高信頼技術
(7/9)
- 6.マルチコアとシステム機能の搭載
-
周波数向上より、集積度で性能や機能を稼ぐ方法は、業界のトレンドとして、具現化されつつある。マルチコア化とシステム機能の取り込みが、それにあたる。
- 6.1. マルチコア
-
もっとも早くマルチコア化を行ったのは IBMである。2001年末に出荷開始された IBMの POWER4では、MCMボードにチップを搭載して、16チップの密な結合を実現した。2CPUを 1チップに搭載して、装置最大構成 32プロセサを実現した。しかし IBMでのマルチコアのドライバは、消費電力の削減ではなく、絶対性能向上のために、システムを高密度に実装するマルチコア化を採ったと考える。
その他の各社がいっせいにマルチコアを採用したのは、先に述べた消費電力の問題が顕在化した 2004年後半から本年にかけてである。
プロセサ |
コア数× スレッド数 |
周波数(GHz) (エンハンス) |
電力 (W) |
出荷時期 |
Power4 |
2×1 |
1.3 (1.9) |
- |
2001年12月 |
Power5 |
2×2 |
1.9 (2.3) |
120 |
2004年11月
| UltraSPARC IV |
2×1 |
1.2 |
108 |
2004年10月
| UltraSPARC IV+ (Panther) |
2×1 |
1.5 |
90 |
2005年10月
| UltraSPARC T1 (Niagara) |
8×4 |
1.2 |
73 |
2005年12月
| Opteron 280 |
2×1 |
2.4 |
95 |
2005年 9月
| Xeon 7040 (Paxville) |
2×2 |
3.0 |
165 |
2005年11月
| Xeon 5160 (Woodcrest) |
2×1 |
3.0 |
80 |
2006年 6月
| Itanium2 9050 (Montecito) |
2×2 |
1.6 |
104 |
2006年 7月
| SPARC64 V |
1×1 |
1.35 |
50 |
2003年 4月
| SPARC64 V+ |
1×1 |
1.89 (2.16) |
65 |
2004年 8月
| SPARC64 VI |
2×2 |
2.4 |
120 |
T.B.D. |
-
これらの中で Sunの Niagara(*)以外は、全て 2コアを 1チップに搭載した、いわゆるデュアルコアである。いずれも動作周波数の向上が頭打ちになり、また、性能向上技術も出尽くして、CPUの単体性能の向上が難しくなったことに関係した動きである。そのような動きのなかで、Niagaraを搭載するサーバ:Sun Fire T1000/T2000 は、エコサーバという点をアピールしている。Niagaraの特徴は、マルチスレッド、マルチコアだけではなく、メモリを直付けして、1チップでシステムが出来てしまう点にある。Niagaraそのものは単一コア性能が低く、特に浮動小数点演算はほとんど使い物にならないレベルであるから、汎用性を損ない用途が限定されるものの、今後のトレンドを考える上では大きな意味があると考えられる。
(*)Niagaraは,マルチコアとマルチスレッド技術と組み合わせて,32スレッド(4スレッド×8コア)並列.
AMDや Intelがクワッドコアについて発表するなど、今後さらに 4〜8コアにマルチコアを推し進める動きもあるものの、まだしばらくは各社ともロードマップを書き換えながら、ニーズとコストの最適点を探る動きが続くと考える。ソフトウェアのライセンスの問題も、コアに対して性能に見合った比率をかけて課金する方向が Oracleなどから打ち出されて一応の決着を見ているが、今後の動向を追いかけていく必要がある。
我々は、ビジネスアプリケーションの性能向上のために、SPARC64 VI で Vertical Multi Threading(VMT)×デュアルコア、SPARC64 VII では Simultaneous Multi Threading(SMT)×4コアと、マルチスレッド技術と組み合わせたマルチコア化を進めている。SPARC64 VI は Sunとの共通プロダクト機に搭載される。
このように、私たちもマルチコア化は無くてはならないと考えている。しかし、これは単一スレッド性能を犠牲にするものではない。なぜならば、ハードウェアは買い換えればよいが、これまでに蓄積されたソフトウェア資産は大きく、新たなソフトウェアを開発することは容易ではない。マルチコアがあらゆる場合に有効となるためには、ソフトウェアの革命が必要であり、さらにその革命の成果が行き渡る必要がある。我々は、顧客の資産を守るということを主眼とし、マルチコア化を堅実に進めていこうと考えている。
- 6.2. システム機能の搭載
-
メモリウォール問題は、CPU性能とメモリシステムの性能のギャップの拡大に伴い、従来から課題となっている。マルチコア化はこの問題の解決にはならないどころか、スループットの観点ではますます問題が大きくなる。メモリの大容量化に対する要求がなくなることはなく、高密度化と併せて、素子そのものの高速化を図ることは限界がある。そのうえ、チップ間の伝送は基板やソケットの物理的な性質と距離による制約があるため、メモリアクセスの高速化は難しい。
そこで性能向上を、システムコントローラやメモリインターフェイスを CPUチップに内蔵してチップ間伝送を減らして実現することが、有効な手段となる。これはシステム全体の部品数削減にもつながり、コスト削減にも貢献する。更に、システム全体の消費電力も削減できる。
先に説明した IBMは、プロセサのチップにデュアルコアとともにシステムの結合機構やメモリコントローラを内蔵して高密度、高スループットのシステムを実現している。また、AMDの Opteronは Dual Inline Memory Module(DIMM)インターフェイスと汎用の結合機構であるハイパートランスポートを内蔵し、4チップないし 8チップのコンパクトな構成で高性能のシステムを実現している。Niagaraが 1チップでシステムが構成できるのは先に述べた。これらのプロセサを搭載したシステムは、性能ないしは消費電力、あるいはその両方で優れている。
我々は、これまで小規模から 128CPUまでの超大規模サーバまでを、一品種のプロセサでまかなってきた。しかし今後は、システム構成を限定してでもシステム機能の搭載は必須と考える。
|