プロセッサチップに集積されるトランジスタ数は、年率 60％で増加を続けてきている。また、クロック周波数も年率 30%で向上しており、半導体の微細化に伴うトランジスタの高性能化と使用できるトランジスタ数の増加がコンピュータの性能向上の主要な原動力であった。しかし、微細化と高速化の結果として消費電力が増加しており、特に、2003年ころから電源電圧の低下を抑えるロードマップとなったため、消費電力が急増するという問題が顕著になりつつある。このため、最近では一つのプロセッサコアの性能は頭打ちとなりつつある。

プロセッサの消費電力は、回路のスイッチに伴うアクティブ電力とオフ時のトランジスタの漏れ（リーク）電流によるものがあるが、微細化にともないリーク電流が急増し、現状ではプロセッサの消費電力の 30%以上を占めるようになっている。このため、ITRS（International Technology Roadmap for Semiconductor）ロードマップはリーク電流の急増を抑えるように方向転換されたが、その反作用として電源電圧が下がらなくなり、アクティブ電力の急増を招くと懸念される。加えて、微細化の結果、絶縁層の厚さが 2nmを切る状況では、トンネル効果による漏れ電流が顕著になるという問題も深刻化している。

現状の設計の延長で、ITRSに従って 2016年の 22nmテクノロジを使用する HPC用プロセッサを予測すると、800W程度の消費電力となる。これは原子炉と同程度の発熱密度であり、実現困難である。また、微細化が物理限界に近づくにつれ、不純物原子の個数や露光を行う光の粒子数が少なくなり、トランジスタ特性の製造ばらつきが顕著になりつつある。また、回路サイズが微小化することにより、宇宙線起因の中性子ヒットによるエラーの頻度が増加するという問題もある。

従って、Mooreの法則で増え続けるトランジスタを有効に使って、消費電力を押さえ、素子ばらつきに対処し、かつ、中性子ヒットなどのエラーを訂正して動き続けるようなプロセッサ設計を考える必要がある。

消費電力の低減のためには、回路のスイッチにより充放電する負荷容量を減少させたり、不要なスイッチを抑制したり、あるいは、動作速度に余裕のあるところでは、速度は多少遅いがリークの少ないトランジスタを使うなどの各種の方法が用いられている。しかし、これらの改善も一巡してきており、今後の消費電力の急増に対しては、小規模メニーコア化によりスレッド並列性を利用してスループット性能を向上させ、同時に電源電圧、クロックを低減して電力を減らすアプローチが有望である。また、低電源電圧動作は、急増するリーク電力の低減にも有効な手段である。

このような状況であるので、将来の HPCプロセッサは、有り余るトランジスタを有効活用し、メニーコアで並列処理を行い、高クロック周波数の追求ではなく、Flops/Wを最適化する電源電圧、クロック周波数で動作させるようになると予想される。

また、微細化により素子ばらつきが増大するため、従来のような製造ばらつきの範囲内であれば動作するという設計は非効率で、現実的ではなくなると考えられる。従って、製造欠陥が無いチップでも、動作しない回路や、動作マージンが少ない回路が多数チップ上に存在することになる。そして、消費電力低減のために電源電圧を低下させると、クロック周波数を下げる必要があるだけでなく、回路の動作マージンが更に低下し、状況は悪化すると予想される。

この問題に対しては、現在でも行われている製造ばらつきを減少させる設計ルールの適用に加えて、素子特性のばらつきに起因する不良回路の冗長交替によるリペアや、アナログ的な回路については、ばらつき自体を打ち消すような特性補正回路を組み込むなどの対処法が必要となる。また、システム動作中のエラーを検出し、訂正を行う手法は中性子ヒットによるエラーの訂正だけでなく、動作マージン不足によるエラーの訂正にも有効であり、重要性が高まると考えられる。更に、固定故障が発生した場合には、冗長交代機能を利用して故障箇所の修復を行うことも、可用性を高める有効な手段となると考えられる。

以上で述べたように、消費電力を抑制して高性能なプロセッサを実現するには、半導体からコンピュータアーキテクチャにわたる広範な技術を結集して、最適設計を行う必要がある。また、HPCシステムとしても動作する部分をできるだけ限定する、無駄な動作を減らすなどによる低電力化の努力が重要となる。そして、消費電力の制約によりクロック周波数の向上がスローダウンすることから、将来の HPCシステムは超並列とならざるを得ない。従って、超並列の処理アルゴリズムの開発、超並列プログラムの開発環境、ツールの整備が重要となる。

半導体の進歩で半自動的に高性能のコンピュータが出来、また、プロセッサの性能があがり、アプリケーションの実行が自動的に高速になるという良き時代は終わりであり、今後、高性能、低電力を達成して行くには、HPCのユーザとメーカーが協調した挑戦が必要となっている。

(1)	http://www.itrs.net/Common/2005ITRS/Home2005.htm
(2)	http://www.spec.org/cpu2000/results/
(3)	P. P. Gelsinger, "Microprocessors for the new millennium: Challenges, opportunities, and new frontiers," IEEE International Solid-State Circuits Conference, vol. XLIV, pp. 22 - 25, February 2001.
(4)	E.J.Nowak,"Maintaining the benefits of CMOS scaling when scaling bogs down", IBM Journal of Research and Development, VOL. 46, NO. 2/3, pp.169-180, Mar./May 2002
(5)	Y-C.Yeo et.al., "MOSFET Gate Leakage Modeling and Selection Guide for Alternative Gate Dielectrics Based on Leakage Considerations", IEEE TED　Vol 50, No. 4, pp.1027-1035, Apr. 2003
(6)	D.Frank, "Power-constrained CMOS scaling limits", IBM J. R&D, VOL. 46, NO. 2/3, pp.235-244, Mar/May 2002
(7)	Asen Asenov et.al., "Intrinsic Parameter Fluctuations in Decananometer MOSFETs Introduced by Gate Line Edge Roughness", IEEE TED, VOL. 50, NO. 5, pp.1254-1260, MAY 2003
(8)	Gordon, M.S. et al.; "Measurement of the Flux and Energy Spectrum of Cosmic-Ray Induced Neutrons on the Ground", IEEE TNS Vol 51, Issue 6, Part 2, pp.3427-3434, Dec. 2004
(9)	Ando, H.; Asato, A.; Kawaba. M.; Okawara. M.; Walker. W.; "A Case Study: Energy Efficient High Throughput Chip Multi-Processor using Reduced-complexity Cores for Transaction Processing Workload", IPSJ Trans. ACS, Vol.46, No. SIG7 ACS10, pp103-114, May 2005.
(10)	Suehle, J.Set. al., "Challenges of High-K Gate Dielectrics for Future MOS Devices", 2001 PPID, pp.90-93, May 2001
(11)	Kurd, N.A. et.al.;　"Multi-GHz clocking scheme for Intel(R) Pentium(R) 4 microprocessor", ISSCC 2001, pp.404-405, Feb. 2001
(12)	Kim, C.H. et.al.; "A process variation compensating technique for sub-90 nm dynamic circuits", VLSI Circuit Symposium, pp.205-206, June 2003
(13)	Y.Lih; N.Tzartzanis; W.Walker; "A Leakage Current Replica Keeper for Dynamic Circuit", ISSCC 2006, pp. 442-443, Feb. 2006
(14)	Weiss, D.; Wuu, J.J.; Chin, V.; "The on-chip 3 MB subarray based 3rd level cache on an Itanium microprocessor", ISSCC2002, pp.112-113, Feb. 2002
(15)	Ando, H. et.al.; "A 1.3-GHz fifth-generation SPARC64 microprocessor", IEEE Journal of Solid-State Circuits, ,Volume: 38 , Issue: 11 , pp. 1896-1905, Nov. 2003.