講演者ご紹介
それでは午後のプログラムのご紹介をさせて頂きます。
海外招待講演ということで、毎年海外から著名な方をお招きして色々と最新の事情についてお話をして頂いております。 今回は、もう本当にあまりにも有名で紹介する必要もないと思いますけれども、Thomas Sterling先生にお越し頂いています。
Thomas Sterling先生は、現在、NASAのJPL(ジェット推進研究所)のPrincipal Scientist、及びカリフォルニア工科大学のFaculty Associateというポジションを両方持っておられます。 1984年にMITでPh.Dを取られました。 その後SRCというスーパーコンピュータの研究所、NASAゴダード、などにもおられました。 先生の有名なお仕事としては、大規模PCクラスタの元祖"Beowulf"の創始者であります。 それから、一頃アメリカで超伝導素子を利用したペタフロップスコンピュータプロジェクト"HTMT"というのがありましたが、それを推進しておられました。 現在は、色々プロジェクトをやっておられますが、例えばDARPAのHPCS(High Productivity Computing Systems)の中の"Cascade"というプロジェクトに関係しておられます。 それからご自身も"MIND"というプロジェクトを進めておられます。
本日の演題は、"The MIND Architecture for Practical Trans-Petaflops Computing"ということでお願いしています。 では、ご静聴お願い致します。
(国立情報学研究所 三浦謙一)
- 目次 (スライドタイトル抜粋)
-
- - Earth Simulator - The Most Powerful Computer in the World
- - Where Does Performance Come From?
- - A Growth-Factor of a Billion in Performance in a Single Lifetime
- - Moore’s Law ? an opportunity missed
- - Microprocessor Clock Speed
- - Performance Development
- - Classes of Architecture for High Performance Computers
- - Architectures
- - Beowulf Project
- - HPC Paths
- - The MPP Squeeze
- - Projected Performance Development
- - Why Fast Machines Run Slow
- - The SIA CMOS Roadmap
- - Latency in a Single System
- - Microprocessors no longer realize the full potential of VLSI technology
- - Opportunities for Future Custom MPP Architectures for Petaflops Computing
- - High Productivity Computing Systems
- - HPCS Phase II Teams
- - Cray Cascade High Productivity Petaflops-scale Computer - 2010
- - Cascade Architecture (logical view)
- - Processor in Memory (PIM)
- - Why is PIM Inevitable?
- - Current PIM Projects
- - Roles for PIM
- - Limitations of Current PIM Architectures
- - Strategic Concepts of the MIND Architecture
- - Microprocessor with PIMs
- - Threads Timeline
- - SES Queueing Model of Heavyweight Processor
- - SES Queueing Model of Leightweight PIM Nodes
- - Parametric Assumptions
- - Simulation of Performance Gain
- - Analytical Expression for Performance Gain
- - Speedup with PIM versus HWT-only
- - Simulation of PIM Execution Time
- - Analytical Expression for Relative Execution Time
- - Effect of PIM on Execution Time with Normalized Runtime
- - Parcels
- - Parcels for remote threads
- - Parcel Simulation Latency Hiding Experiment
- - Latency Hiding with Parcels - with respect to System Diameter in cycles
- - Latency Hiding with Parcels - Idle Time with respect to Degree of Parallelism
- - Multithreading in PIMS
- - Parcels, Multithreading, and Multiport Memory
- - MIND Node
- - PIM FPGA-base Prototype Testbed
- - MPI - The Failed Success
- - What is required
- - ParalleX: a Parallel Programming Model
- - FortreX, CeX, PleX
- - This could be a very bad idea
- - Real-World Practical Petaflops Computer Systems
- - Future or Fiction
|
Dr. Thomas Sterling
California Institute of Technology
and
NASA Jet Propulsion Laboratory
 |
|